1、负责多FPGA系统级UVM验证平台的搭建；
2、和软、硬件设计人员协同工作，制定验证计划、构造具体testcase；
3、独立调试，定位问题，并协同软、硬件工程师解决问题；
4、负责公司各类IP的UVM验证。

1、通信、计算机、电子等专业本科以上学历，3年以上工作经验；
2、熟练使用Verilog/SystemVerilog，精通UVM验证方法学；熟练使用EDA编译、仿真、Debug工具；【重要】
3、有FPGA/ASIC逻辑设计经验的优先考虑；
4、熟悉PCIE、Aurora、DDR、Ethernet、AXI协议的优先考虑；
5、熟悉至少一种编程语言(Perl/Python/Makefile/Shell等)，并有一定的脚本编程能力；
6、具有良好的沟通、阅读、书写能力。
7、性别不限，希望35岁以内

1、根据项目需求，建立相应的电子器件Layout 库文件。
2、定义PCB 叠层，分析PCB需求，设置layout规则。
3、与研发、工厂等各部门合作，完成PCB布局、走线、拼版。
4、贯彻执行硬件产品开发经理要求，执行Layout设计任务。

1、 电子通信等相关专业；具有数字和模拟电路基础知识；
2、 英语阅读可（会日语优先，非必需）。
3、 5年以上PCB layout工作经验，精通Allegro PCB layout，OrCAD Capture工具； 10层以上经验
熟悉元器件库创建，维护，能够根据芯片手册完成封装库的建设；
具有多层PCB板Layout设计经验；熟悉信号完整性和高速PCB板叠层及阻抗匹配设置；
有EMC/EMI相关经验，能够制定DDR， LVDS等高速信号线布线规则。
4、 可配合项目需要到国外中、短期出差。
5、 有事业心，责任心强，有良好的团队合作精神及执行能力。
6、 熟悉其它EDA设计工具者优先，包括但不限于Protel /PADS。
7、 有FPGA相关板卡layout开发经验者优先。